珠海招聘

1. Perform and/or lead various DFT tasks for the creation of SOC chips. The main areas of focus will be to architect, develop and optimize structured test solutions using DFT insertion and ATPG tools as well as BIST for memories, etc.
2. He will be responsible for architecting and integrating DFT structures into RTL and netlists to deliver reliable, efficient and high quality manufacturing test coverage.

任职要求：

1. Architect DFT strategies for complex SOC designs
2. Generate and insert Scan, Memory BIST, Boundary Scan, Test Compression etc.
3. Generate ATPG vectors for stuck-at, transition fault and other types
4. Determine, analyze and enhance fault coverage to achieve target test quality
5. Interface with ATE test engineer
6. BS/MS in Electrical or Computer Engineering with 2+ years’related experience designing DFT for SOCs
7. Good knowledge of DFT including scan, boundary scan, BIST, fault models and ATPG
8. Skill and efficiency in scripting using common UNIX scripting languages such as TCL, Perl, Python,csh
9. Excellent RTL and gate level debug skills
10. Strong experience with Verilog RTL design and simulation
11. Desirable: Previous use/experience with ATE
12. Desirable: Formal analysis / STA Experience

澜至电子科技是全球一流的模拟与混合信号以及数字中央处理芯片供应商，为家庭娱乐市场提供高级安全智能及高集成度的全方位芯片解决方案。公司遵循ISO标准化流程和管理体系，凭借先进的研发平台及标准模块化的设计优势，通过专业高效的软件、测试和客户支持团队，为全球客户提供高性能、低功耗的芯片产品以及一流的技术支持和服务。