深圳招聘

要求;
本科毕业，3年以上ASIC/SoC验证经验。熟悉ASIC/SoC设计流程，具备以下能力：
1. 熟悉验证方法学，如VMM或OVM
2. 能够独立完成建立仿真模型和测试平台的工作
3. 熟悉数字前端设计流程，较强的verilog编码能力
4. 扎实的SystemVerilog知识和开发经验
5. 熟悉脚本语言，如Perl, C shell, Makefile等

满足以下条件者优先：
1. 熟悉SoC验证方法学
2. 熟悉常用IP协议，如SPI/I2C/UART/GPIO等

职责:
1. 建立仿真验证平台
2. 建立仿真模型


Requirements:
The candidate is preferred to be BSEE with minimum of 3 years in digital ASIC/SoC design verification.

The candidate should have good understanding on ASIC/SoC design flow and should have:
1. Good knowledge of design verification methodology, such as VMM or OVM
2. Experiences with simulation model creation and the testbench build
3. Strong RTL coding with Verilog and familiar with front-end design flow
4. Strong SystemVerilog development experience
5. Familiar with scripting language, such as Perl, C shell, Makefile

Below experiences/knowledge are/is a plus:
1. SoC verification methodology
2. Legacy IPs (SPI/I2C/UART/GPIO), etc.

Responsibility:
1. Setup and maintain the testbench for logic design team
2. Model creation

深圳贝特莱电子科技有限公司（betterlife corporation）于2011年7月成立，是一家专注于高端数模混合信号集成电路设计的高科技创新型企业。公司致力于开发具有自主知识产权的核心技术，在电容式多点触摸屏控制技术、LED驱动以及智能电网电量计量芯片等领域拥有深厚的技术积累。
公司依靠自身的技术研发实力，尤其在电容式触控技术方面拥有完整的解决方案，触控芯片在低功耗和抗干扰能力、软件和算法方面具业内领先的技术水平。
贝特莱公司拥有一支高素质的研发团队，由一批在在海外学习、工作多年的归国人员组成。在芯片的设计、验证、布局、制造、测试、封装等过程的关键技术领域拥有丰富的经验，参与过多个高端芯片的研发，在芯片设计领域具有丰厚的技术背景。同时，公司也聚集了国内的具有博士硕士学位的优秀人才，拥有一批来自国内著名高校毕业的电路设计工程师和软件工程师，，且都具有长期的工作经历。
公司注重产学研结合，与国内著名高校电子科技大学、北京航空航天大学共建了相关的联合实验室。公司拥有先进和完善的仿真设计工具，这些工具可以极大的帮助设计人员完成数模混合电路前仿、后仿及验证工作，提升芯片的良率。
公司以“用芯创造美好生活”为价值观，秉持“以人为本”的管理理念，致力于技术创新，充分利用自身优势，整合前沿技术，实现做“一流的芯片，一流的企业”为目标。
公司将提供完善的、富有竞争力的福利待遇和完善的培训体系以及充足的个人发展空间。