深圳招聘

高级/资深数字后端设计工程师

岗位职责：

（负责下述一项或多项）

1. 负责模块，顶层从网表到GDSII的全流程实现；
2. 完成相应的floorplan，与系统封装同事及前端同事充分沟通并给出pin assignment调整建议；
3. 完成模块级，顶层的APR工作；
4. 时序收敛，功耗分析及优化；
5. 完成tape out流程：in-house 及第三方IP merge，physical verification包括DRC & LVS & Antenna check，确保芯片顺利tape out；
6. 完成后端的PI仿真分析，进行相应调整；
7. 负责后端技术跟踪与演进，培训初级工程师。

                                

基本要求：

1. 自我驱动型工作方式，认同工程师文化；
2. 5年以上深亚微米后端设计经验，28/16nm以下；
3. 良好沟通和合作能力，具有一定管理能力；
4. 较强的英语读写能力，可以进行技术英语口语交流；
5. 通信、电子工程、微电子等相关专业硕士以上学历（本科专业经验丰富者同等考虑）。

                        

优选资格：

    

（以下的一项或多项）

1. 拥有chip level Floorplan/Placement/CTS/Routing/Physical Verification方面的丰富经验；
2. 低功耗设计的经验，IR drop分析，根据power分析修正设计，熟悉UPF/CPF；
3. 能手动修改DRC/LVS/ERC/Antenna；
4. 熟练使用主流的芯片数字设计工具，例如DC，ICC/ICC2，EDI/INNOVUS，PT，Calibre， Redhawk；
5. 熟练使用Tcl，Perl，Python等脚本建立自动化流程；
6. 2个以上成功tape out经验；
7. 有ARM/DSP等处理器高速电路实现经验；
8. 拥有高速接口电路的后端实现经验，包括MIPI, DDR/LPDDR。

                                    

    

Senior/Staff Digital Back-End Design Engineer (SH/CD)

    

Responsibilities:

    

(One or more of the following items)

1. Responsible for module, top-level implementation from netlist to GDSII.
2. Make Floorplan of the module/top based on discussion with system, package and design.
3. Complete module level, top level APR work.
4. Timing check, power analysis and optimization.
5. Complete tape out process: in-house and third-party IP merge. Do Physical verification，including DRC&amp,LVS&amp and Antenna check, ensure the chip successfully.
6. Responsible for the PI simulation analysis based on backend design and package, and make adjustment accordingly.
7. Tracking backend new technology，training junior engineers

                                

Requirements:

1. Self-drive /high efficiency work mode, recognize engineer culture.
2. More than 6 years experience in digital back-end design for 28nm/16nm and bellow.
3. Good communication and cooperation skills, with certain management skills.
4. Strong English reading and writing ,good oral technical English.
5. Master's degree or above in communications, electronic engineering, microelectronics and other related fields (with the same consideration for those with rich undergraduate professional experience).

                        

Essential Qualifications:

    

（One or more of the following items）

1. Experience in chip level Floorplan/Placement/CTS/Routing/Physical Verification.
2. Experience in low power design, IR drop analysis, revised design according to power analysis, familiar with UPF/CPF.
3. Manual modification of DRC/LVS/ERC/Antenna.
4. Skillful use of mainstream chip digital design tools, such as DC, ICC/ICC2, EDI/INNOVUS, PT, Calibre, Redhawk.
5. Skillful use of Tcl, Perl, Python scripts to build flow.
6. More than 2 successful type out experiences.
7. Experience in High Speed Circuit Implementation of Processors such as ARM/DSP.
8. Experience in implementation of high-speed interface circuits, including MIPI, DDR/LPDDR.

瓴盛科技有限公司于2018年5月成立。由北京建广资产管理有限公司、大唐电信科技股份有限公司、高通（中国）控股有限公司、北京智路资产管理有限公司共同出资，注册资本为29.8亿人民币。公司致力于成为世界级的芯片设计企业，依托业内领先的技术平台，快速融入产业生态，赋能本地技术创新，与合作伙伴共同成长。公司立足中国、面向全球市场，主要提供智能手机芯片组、多元化智能物联网解决方案等的设计、封装、测试、客户支持、销售、技术咨询等业务。公司理念是通过提供应用于智能终端的产品、服务和解决方案，满足市场和广大客户的期望值，实现股东和利益相关者价值***化，为万物互联的社会做出贡献。
      目前公司拥有员工约500名，在上海、北京、成都、香港均设有分支机构，上海立可芯半导体科技有限公司为瓴盛科技有限公司全资子公司。