深圳招聘

 具体职责:  

1. 参与产品需求、方案的技术评估；

2. 负责FPGA子系统的概要设计；负责系统级协议接口及顶层工程的具体实现和调试；

3. 负责FPGA子系统中具体模块的功能设计、代码实现、仿真综合验证、上板调试等；

4. 负责FPGA子系统的具体实现的时序优化、资源优化、性能优化等；

5. 协助团队进行系统级功能验证及调试、系统级性能验证及优化；

6. 输出或完善职责相关的技术文档。

            任职要求:  

1. [必须] 本科以上学历，通信、微波、微电子、计算机、电子、自动化等相关专业；掌握相关核心基础课和专业课，尤其是数字电路、接口与技术、通信原理；

2. [必须] 熟练掌握硬件描述语言Verilog或VHDL中的一种，理解基本电路的工作原理，理解语言背后的实质，具有扎实的基本功；熟悉基本组合逻辑、基本时序逻辑、算术逻辑、触发器时序、状态机等

3. [必须] 熟悉基本的并行接口和串行接口逻辑，包括但不限于AXI/APB接口、SPI、I2C、SERDES、UART控制器及接口、DDR控制器及接口等，对复位、时钟、地址/数据/控制总线有基本认知；

4. [必须] 有基于库、第3方模块、多人合作的大型项目的开发经验，熟悉模块化程序设计；

5. [必须] 熟悉Xilinx或Altera等公司主流的FPGA器件及开发环境；熟练掌握相应的FPGA开发及仿真工具；熟悉FPGA功能开发流程，具有仿真验证、运行调试的实际经验；

6. [必须] 有JESD204B、CPRI、ECPRI、RoE、Eth-MAC、PCIe其中一项或多项开发调试经验；

7. 符合下列条件之一者优先：

              

1. 有丰富的时序优化、资源优化经验；

2. 有无线通信系统(5GNR、LTE、WiFi、WiMax之一)基带数字信号处理或数字中频之FPGA开发调试经验；

3. 有Xilinx或Altera的5GNR方案之实际开发经验。

      

兆驰集团成立于2005年4月，注册资本45亿，2010年6月在深圳证券交易所中小企业板上市，证券代码：002429。兆驰股份总部位于深圳市龙岗区，旗下拥有多家子公司分布全国各地，兆驰集团主营业务方向为液晶电视、机顶盒、LED元器件及组件、网络通讯终端和互联网文娱等产品的设计、研发、生产和销售。公司成立十余年来，不断推陈出新，丰富产品结构，完善产品体系，逐步成长为让全球消费者尊敬的中国企业。

如果您有活力、充满自信、精干务实、具有开创精神，我们将以***的热情欢迎您的加盟！