深圳招聘

岗位职责：

1、协同电路设计人员完成产品设计，负责模块级或TOP级版图布局和设计、负责版图的物理验证、寄生参数提取及tapeout工作；

2、负责芯片/IP的FloorPlan制定，物理实现方案的制定及执行、物理验证策略制定及执行、DFM方案的制定及实施、片内隔离方案的制定及执行、高速高精device/wire的实现、仿真及验证；

3、模拟设计流程看护，通过整合各方资源实现效率和质量最大化。

任职要求：

1、微电子、半导体物理等相关专业，具有大中型芯片设计、半导体制造、电子类企业/研究所，或业务强相关企业的研发类芯片开发经验；2年以上相关经验；

2、熟练使用cadance、mentor、springsoft、synopsys等EAD软件；熟练使Unix/Linux系统,以及工作环境的建立；具有一定的修改lvs / drc验证文件的能力；熟练使用assure、calibre进行版图验证和寄生参数提取。

3、对先进工艺下前后端迭代有自己想法及实践者优先。

4、熟悉90nm，65nm和40nm工艺制程；

Responsibilities:

1、Performing various kinds of RF/analog Layouts, implementations from top-level floor planning down to complex block level layouts;

2、Performing verification checks like DRC/LVS and fixing violations;

3、Optimize the layout and high-frequency (multi-gigahertz) routing of high-precision RF/analog circuits, such as: high-speed amplifiers, LNA, PLL, LDO, ADC, Filters, etc.

4、Use EDA tools (Cadence, Synopsys, Mentor) to layout, extract, and verify the high-performance layout.

5、Work and iterate with RF/analog engineers to optimize the layout performance

Requirements:

1、BSEE in analog IC design with at least 3 years’ experience

2、Experience in relevant EDA tools (Cadence, Synopsys, Mentor)

3、Experiences in advanced technology nodes such as 55nm/40nm/28nm

4、Experiences with layout of PA, PLL, TIA, LNA, LDO, ADC and so on

5、Experiences in RF circuit layout, including high-frequency effects, crosstalk, and bandwidth optimization

6、Experiences in full chip layout and integration

7、Good English skills, communication skills, and willingness to work with a global team

8、Good learning competency, self-motivated, and ability to work in diverse areas in a flexible and dynamic environment

杭州优智联科技有限公司公司主要从事无线物联网芯片设计及产业化。企业的愿景是：成为全球领先的智能感知物联网公司。企业的使命：每一步都支撑人类社会感知智能的进步。在未来的三年里，计划将公司发展成为无线物联网芯片市场龙头企业，市场占有率逐年提升，实现市场服务***化，实现股东、经营团队、客户、员工等相关利益者的多赢局面，为社会创造更多的经济价值。
 公司核心研发团队全部来自加州大学，清华大学，南洋理工大学等国内外名校博士;芯片核心设计团队都有在高通，华为，中兴等业界领先企业平均超过10年的芯片设计经验;我们在无线物联网芯片领域具有丰富的产品经验和市场经验。
在员工激励方面，我们以10%的股权设立了员工持股平台，作为对核心员工和骨干的股权激励。