苏州招聘

1.教育程度：本科及以上。

2.专业类别：电子、机械电子、自动化、计算机或是其他具有很强的弱电和计算机背景理工科专业、有同行业大公司工作经验者优先。

3.培训要求：对SerDes、PLL设计，LVDS、SSTL、HSTL、CML和其它高性能IO 技术有很好的了解。 有很好的信号完整性、微波理论基础。能够熟练使用HSPICE工具和至少一种3D建模工具，如Ansoft HFSS、CST Microwave studio、Agilent ADS等。 有熟练使用Matlab、CDRTools等工具进行高速串行链路仿真的经验更佳。有熟练使用板级仿真工具的经验更佳，如SiSoft、Ansoft Nexxim、Agilent ADS、Mentor Heperlynx、ICX、ePlanner（XTK）、Cadence Spectraquest（SigXplorer）等。 有熟练使用PI分析及优化工具进行电源完整性设计的经验更佳，如Sigrity PowerSI、OPT、Ansoft SIWave、Cadence Allegro PCB PI等。 对high speed Oscilloscopes, VNA, PNA, TDR, Bit Error rate testers, and Spectrum analyzer等仪器的测试方案有很好的了解。具备优秀的分析、沟通和文档编写能力，包括英语的听说读写能力。

4. 经历与经验：本科三年以上工作经验，有高速硬件开发和高速测试工作经验者优先。

5. 特殊要求：良好的Teamwork精神，高度的责任感，了解自己在团队中的位置，做好本职工作的同时，积极Support其他队员工作。

岗位职责：信号完整分析和测试执行，SI仿真和测试经验库的维护。

1.应用解析方法和仿真工具确定系统级的设计需求。使用时域和频域的仿真工具完成高速串行链路的系统级仿真。 使用2D和3D的建模工具构建传输线、过孔、连接器等无源传输模块的频域模型。

2.进行电源完整性分析，并输出电源分配系统的设计约束（包括板级、芯片级）。 进行时序、时钟分配和电压裕量分析，并根据仿真结果输出布局、布线约束（包括板级、芯片级）。

3.与其他硬件工程师和测试工程师一起，安排和搭建实验环境，利用测试仪器验证仿真结果的正确性。

4.检查PCB布线,看其是否符合信号完整性要求，帮助研发工程师解决信号完整性问题。信号完整测试和分析；

根据公司发展制定和修改各个机种的仿真和测试流程，以及关键高速信号的checklist的建立和维护，确保研发详细测试部分的资源的充分利用以及部门内全部资源共享；

苏州捷泰科信息技术有限公司(Ejitec Co., Ltd.) 是一家中美合资高科技公司，致力于高性能、高可靠性和低能环保的绿色存储产品的研发和推广。
研发总部位于中国苏州，同时在北京、深圳、上海、西安和美国硅谷设有分销中心，并与中国科学院在苏州联合建立了国内第一家固态存储技术联合实验室。
捷泰科的核心技术团队来自美国，他们在固态硬盘、固态存储阵列、混合存储阵列和存储管理软件等领域拥有国际领先的技术能力，并基于自有的知识产权建立了一条完整的针对消费级、工控级和企业级应用的固态存储产品线。此外，捷泰科还为网络流媒体、金融证券、电信增值服务、工业矿山等行业应用提供量身定做的存储解决方案。
捷泰科的理念是成为一家以自主创新为核心，以技术产业化为导向的一流的国际化信息存储公司。
我们殷切希望有理想、有能力的年轻人加入捷泰科团队，一起把捷泰科做成中国存储业的旗舰性企业。
详情可访问http://www.ejitec.com ，对捷泰科进行深入了解。
应聘者请注明信息来源，格式：51Job+应聘岗位+名字。
条件不符者勿投，免得大家浪费时间！
谢谢您对本公司的关注！