逻辑设计&验证工程师(职位编号：MC0602)
苏州兆芯半导体科技有限公司
- 公司规模：50-150人
- 公司性质：民营公司
- 公司行业：电子技术/半导体/集成电路
职位信息
- 发布日期：2012-11-10
- 工作地点：苏州
- 招聘人数：若干
- 工作经验：二年以上
- 学历要求：本科
- 语言要求：英语良好
- 职位类别：集成电路IC设计/应用工程师 IC验证工程师
职位描述
具体要求：
1. 本科以上学历，微电子、集成电路设计、电子信息工程或相关专业本科以上学历，良好的英语读写能力；
2. 两年以上集成电路逻辑设计及验证，DFT设计经验：
- 熟练使用Verilog，良好的数字电路设计和验证技巧，能独立解决较复杂问题；
- 具有综合(Synthesis)，静态时序分析(STA)经验，熟悉IC时序约束生成；
- 具有90nm以下DFT设计经验，熟悉MBIST, SCAN等的设计和相应测试向量的产生与测试验证；
- 有DDR DFI设计和USB UTMI/SIE设计经验优先；
- 熟练掌握相关EDA工具（如VCS，NC-Verilog, Design Compiler等）及DFT开发工具；
3. 良好的沟通能力和团队合作精神
职责描述：
1. 根据相关协议独立完成模块级的设计，进行RTL代码的编写和验证（DDR，USB，MIPI相关）；
2. 负责MBIST, SCAN, 边界扫描，模拟IP测试电路的生成；
3. 测试芯片的验证，测试向量的生成；
4. 主管分配的其他工作
1. 本科以上学历，微电子、集成电路设计、电子信息工程或相关专业本科以上学历，良好的英语读写能力；
2. 两年以上集成电路逻辑设计及验证，DFT设计经验：
- 熟练使用Verilog，良好的数字电路设计和验证技巧，能独立解决较复杂问题；
- 具有综合(Synthesis)，静态时序分析(STA)经验，熟悉IC时序约束生成；
- 具有90nm以下DFT设计经验，熟悉MBIST, SCAN等的设计和相应测试向量的产生与测试验证；
- 有DDR DFI设计和USB UTMI/SIE设计经验优先；
- 熟练掌握相关EDA工具（如VCS，NC-Verilog, Design Compiler等）及DFT开发工具；
3. 良好的沟通能力和团队合作精神
职责描述：
1. 根据相关协议独立完成模块级的设计，进行RTL代码的编写和验证（DDR，USB，MIPI相关）；
2. 负责MBIST, SCAN, 边界扫描，模拟IP测试电路的生成；
3. 测试芯片的验证，测试向量的生成；
4. 主管分配的其他工作
公司介绍
苏州兆芯半导体科技有限公司于2012年3月在苏州工业园区创意产业园成立，资金1800万元人民币，从事先进工艺基础IP库研发，为半导体设计公司提供全套基础IP库的解决方案。同时，为集成电路设计公司提供特种基础IP库的定制化及相关设计服务业务。公司将提供高度灵活的用人机制，有竞争力的薪酬待遇，为个人发展提供广阔的空间。我们期待您的加入，携手共进,与公司一起共同成长、共创双赢!