上海招聘

简历发jinjuan@raiserf.com

中短期需求人才：
A. 线性功放CMOS控制模块设计

B. 线性HBT功放设计：3G/4G/WiFi/WiMAX

C. 低噪声放大器LNA设计：（同时具备phemt及cmos工艺设计经验者为佳）

D. 802.11ac功放及相关射频前端设计

E. 高功率功放芯片设计（>4W，phemt实现）

>> 射频电路设计工程师
招聘条件：
微电子、电路相关专业，硕士及以上学历；熟悉模拟电路原理，射频电路设计原理，及半导体工艺及原理；熟练掌握SMITH源图及Cadence、ADS等设计软件。熟悉无线通信系统指标，具有射频功放设计经验优先考虑。
>> 射频模组工程师
招聘条件：
电子、通信、计算机、自控/自动化类相关专业本科及以上学历，具有3年以上相关工作经验，英语四级及以上；熟悉射频电路与微波方面的基本知识、smith原图、微带线基础知识、射频测试仪器如网络分析仪、函数发生器、示波器、频谱仪、信号发生器等常用测试仪器、PCB schematic layout设计软件、射频模块的关键指标、实现的原理，如PA，LNA等。

设计工程师(PA/CMOS controller/Switch/Module
招聘要求：
岗位要求：
1、熟练使用ADS，CDS，Cadence Spectre/SpectreRF，PADS, PowerPCB等EDA工具和Office办公软件；
2、具有扎实的射频电路、模拟电路设计基础，较好的掌握了半导体器件、半导体物理的理论，熟悉GaAs、SiGe、CMOS等工艺、器件特性，熟悉PA基板（Module）设计流程；
3、具有3年及以上PA/CMOS Controller/Switch 芯片设计和流片经验，或Module设计和调试经验；
4、熟悉IC设计流程和后端版图设计流程；
5、具有优秀的学习能力、分析能力、沟通能力和较好的团队合作精神。

RFIC设计工程师 上海
1.硕士以上学历，通讯/电子工程/微波/微电子等相关专业；
2.熟悉IC设计流程，熟练使用AWR、SpectreRF、ADS等EDA工具；
3.熟悉射频和模拟电路设计理论基础，具有RFIC设计和模拟IC设计经验；
4.有射频IC中收发链路射频前端的电路路设计和版图设计经验，或电路设计和版图设计经验；
5.有LNA、Mixer、RFVGA、PA、PA Switch、PA CMOS controller等IC设计经验，或有PLL/VCO/DCXO等IC设计经验的优先考虑；
6.有较强的学习能力、分析能力、沟通能力，有良好的团队合作精神。
模拟IC设计工程师 上海
1.硕士以上学历，通讯/电子工程/微波/微电子等相关专业；
2.熟悉IC设计流程，熟练使用AWR、Cadence、ADS、Synopsis、office等EDA工具；
3.熟悉模拟电路设计、数模混合电路设计，有模拟IC设计、数模混合IC设计、Memory设计经验；
4.有电路设计和版图设计经验；
5.有ADC/DAC、AGC、DCOC、Filter、OPA、LDO、DC-DC、CP、DCXO、RFID、E2PROM、MTP/OTP、ROM/RAM、flash等设计经验优先考虑；
6.有较强的学习能力、分析能力、沟通能力，有良好的团队合作精神。
器件建模工程师 上海
1.硕士以上学历，通讯/电子工程/微波/微电子等相关专业；
2.熟悉IC设计流程，熟练使用AWR、Cadence、ADS、Matlab等EDA工具；
3.具有较深入的射频、器件、工艺等知识和背景；
4.具有器件（电感、电容、有源器件等）建模经验优先考虑；
5.有较强的学习能力、分析能力、沟通能力，有良好的团队合作精神。


我将这个职位的spec简单整理下如下给你：
职位名称：模拟IC设计工程师
职位要求：
1、微电子类相关专业，硕士及以上学历
2、熟悉模拟IC设计流程，熟练掌握OPA、Bandgap、
LDO、DA等基本电路并有大规模量产经验
3、有电源管理IC量产经验者优先
4、工作认真负责、善于学习、具有良好的团队合作精神


职位描述：
1、参与模拟IC spec制定，负责电路设计和仿真，编写电路设计文档
2、协助版图设计工程师完成模拟IC版图设计
3、协助测试工程师制定测试方案


具体的单位不限，这个层面的人才应该非常多。每个模拟设计公司至少都有几个，我们希望是经验丰富一些的，量产经验多一些的人才。

模拟集成电路设计工程师(DE)
职位描述：
[1] 大学本科及以上学历，电子、微电子及相关理工科专业毕业；良好的英语读写能力；[2] 一年及以上模拟集成电路设计经验，熟悉IC设计流程，熟练掌握cadence，hspice，Unix/Linux等相关设计工具及环境；
[3] 具有较强的团队合作精神，工作积极主动，有上进心，并善于沟通和交流；
[4] 熟悉模拟集成电路设计，具有以下相关方面经验者优先考虑：电源管理IC；Bipolar or Bicmos or BCD Process；模拟集成电路版图设计；对模拟电路设计有浓厚兴趣的；
模拟集成电路版图工程师(LE)
职位描述：
[1] 大学本科及以上学历，电子、微电子及相关理工科专业毕业；良好的英语读写能力；[2] 一年及以上模拟集成电路版图设计经验，熟悉IC设计流程，熟练掌握cadence，Unix/Linux等相关设计工具及环境；
[3] 具有较强的团队合作精神，工作积极主动，有上进心，并善于沟通和交流；
[4] 熟悉模拟集成电路版图设计，具有以下相关方面经验者优先考虑：Bipolar or Bicmos or BCD Process layout；
模拟集成电路系统工程师(SE)
职位描述：
[1] 大学本科及以上学历，电子、微电子及相关理工科专业毕业；良好的英语读写能力；[2] 二年以上模拟电路应用及电源系统开发经验，熟悉DC/DC、AC/DC变换器及应用；[3] 具有较强的团队合作精神，工作积极主动，有上进心，并善于沟通和交流；
[4] 能够熟练使用 Powerpcb or Protel；Pspice；Matlab or Mathcad等工具；具有以下相关方面经验者优先考虑：有电源产品设计经验；消费类及相关电子产品开发应用工作经验；
集成电路市场销售工程师(ME)
职位描述：
[1] 大学本科及以上学历，电子信息工程相关专业毕业；
[2] 优秀的中英文书面及口头表达能力，出色的应变能力；
[3] 有一定的IC和电源方面专业知识或技术背景，熟悉IC销售项目的运作过程，具有较强分析问题和解决问题的能力；有一定的市场销售经验，能够独立组织项目实施，擅长人际交流；
[4] 根据公司规划，对新项目进行市场调研、分析，并提交相关市场分析报告；负责对新产品进行规划、市场销售策略及市场推广；

Physical design Leader/staff engineer ：
这个人是要带团队的，我觉得个性很重要，而且还要自己组建团队，人脉也很重要


1. lead soc design team;
2. be able to interface &communicate with internal colleague and external customer;
3. be able to provide design guidance and instruction to engineers;
4. be able to hands-on work on Top level/block level physical design independently

JR:
1. minimum of 5 yrs of working experience;
2. master degree of EE or related field is preferred;
3. team leader or functional leader experience is preferred;
4. familiar with either Synopsys or Cadence design flow and EDA tools;
5. fluent in both Chinese and English


下面的职位要求，有其中之一最好没有也不强调：
1. Responsible for all aspects of physical design and implementation of integrated circuits and other ASIC.
2. Responsibilities include: Participating in the efforts in establishing CAD and physical design methodologies;
3. Focusing on full chip layout planning (partitioning, planning clock distribution and other structure, methodology);
4, Chip floor plan; Power/clock distribution;
5. Chip assembly and P&R; Timing closure;
6. Power and noise analysis;
7. Back-end verification across multiple projects;


Requirements:
1. BSEE 5+years,MSEE 3+years experience in large VLSI physical design implementation;
2. Successful track record of delivering products to production is a must;
3. Understanding of custom Macro blocks such as RAMs, PLLs, high-speed IO drivers;
4. Prior experience in Timing closure, clock/power Distribution and analysis, RC Extraction and correlation, place and route and tapeout issues;
5. Working knowledge of deep sub-micron routing issues as they relate to power and timing;
6. Circuit level comprehension of time critical paths. Spice experience a plus;
7. Should be a power user of Apollo/Astro for routing, PhysOpt (Physical Compiler) for placement, PrimeTime for Timing Verification, dc_shell etc.


PR Engneer


Responsibilities:
1. Layout database creation : layout library and Milkyway database creation;
2. Initial floorplan : Initial chip or subchip level floorplan;
3. Place & Route: Perform cells placement; Perform global route and detail route;
4. DRC/LVS corrections; Layout script creation: Create script to perform layout modification;
5. Create Apollo scheme file to maintain and update Apollo database;
6. Layout modification: Follow signal integration report to perform necessary modification;
7. Requirements: Bachelor Degree or higher in EE major;
8. 0-3 years P&R working experience;
9. Knowledge about Solaris/Unix/Linux operating system; Good command of English in both written and oral format.


DFT Engineer
1. Responsibilities: Synthesis: Use DC (Design Compiler), ACS (Advanced Chip Synthesis), and PC (Physical Compiler) for chip synthesis either from RTL code or Gate level netlist;


2. Static Timing analysis and Formal verification: Perform timing analysis and timing optimization;
3. Run formal verification after each ECO and timing optimization;


4. DFT design: Scan chain insertion; JTAG/Boundary scan insertion; NAND tree insertion;


5. Memory BIST insertion; Logic BIST insertion;
6. Test pattern generation and simulation: ATPG test vector generation and pattern simulation;
7. Fault grading test vector generation;
8. Memory BIST simulation; JTAG/NAND tree simulation;
9. Test vectorl format conversion and provide all test related patterns to test and product engineers;
10. Requirements: BS, MS preferred; 0-3 years working experience on chip integration;
11. Strong Logic design and Semiconductor device physic background; Good English in both written and spoken.

       上海中科睿射电子科技有限公司是一家依托中国科学院上海高等研究院，由中科院上海高等研究院和风险投资机构共同投资的高科技企业。
       中科睿射专注于移动无线通信射频前端芯片、模块的设计和制造。我们的技术源于美国硅谷，研发团队由国际知名的无线射频集成电路设计专家领衔创建，汇聚了多位各属专长的博士、硕士组成。技术方面在经过属于自己知识产权的发明创造而提升到新的高度。
       目前公司的产品有无线终端的射频功率放大器（RF PA）、低噪声放大器（LNA）、开关（Switch）以及各种射频前端组件（FEM），它们应用于Wifi、Wimax、TD-LTE、CDMA、Zigbee、Bluetooth和GSM等平台，具广阔的应用前景和市场潜力。