上海招聘

Job Description

• Work with analog/digital ASIC design team for new product development;
• RTL Design and verification of digital design in mixed-signal ICs;
• Perform backend digital design (logic synthesis, formal check, define design constraints for place & route, perform timing closure, DFT);
• Support system, test & product team with chip debugging, failure analysis, characterizations and product release efforts.

          

  

Qualification Requirements

• Master degree or above in EE or related field;
• At least 5 years’ experience in digital design;
• Good knowledge of RTL design with Verilog and System Verilog;
• Good knowledge of different industry-standard interface design;
• Experience or knowledge to handle different type of embedded memories (SRAM, OTP, Flash etc);
• Knowledge of embedded processor and digital processing is preferred;
• Good knowledge of front-end design flow: Simulation, Synthesis, DFT, STA, formal check
• Knowledge or understanding of transistor level schematic design is a plus;
• Mixed signal design knowledge is preferred;
• Good language and communication skills in English for both spoken and written;
• Highly organized and self-motivated;
• Ability to work well with teammates (locally or remotely) in a fast-paced professional environment.

    瑞萨集成电路设计（北京）有限公司是瑞萨电子株式会社全额投资的子公司。公司于2001年11月1日成立，注册资金700万美金，总公司位于北京市海淀区，分公司位于苏州工业园区及上海徐汇，目前拥有员工300余名。
    瑞萨电子集团是NEC电子与瑞萨科技于2010年4月合并成立。该集团在全球领域内拥有20000余名员工，是目前世界排名第三位，日本排名***位的半导体供应商，集团在多品种产品领域获得了较高的市场占有率。目前在中国拥有3家销售公司、1家设计公司、3家制造公司。
   公司的主要业务是开发、设计半导体产品，目前主要业务为单片机（MCU）设计和专用集成电路（IP）设计两大部分。其中，单片机设计部分包括主要应用于家用电器和汽车等4位、8位、16位、32位单片机的研发工作。设计内容包括仕样设计、逻辑设计、逻辑仿真、模拟设计模拟仿真、版图设计、特性评价以及实机测试等整个设计流程中的各个环节。
    公司目前处于飞速发展阶段，每年不断在中国国内招聘各类优秀人才，不断地扩大企业规模，以期在最短时间内成为全中国乃至全世界范围内NO.1的半导体设计公司。
    公司优势：有竞争力的薪资体系、健全的福利、保险制度；高标准的日语和技术培训。
                      和谐的人际关系；充足的发展空间。
    公司愿景：瑞萨创造一流的半导体解决方案，激发创新、连接世界，打造一个我们自豪、大家信赖的品牌。