上海招聘

前端数字设计工程师

主要工作与职责：

参与芯片前端数字模块的设计开发，仿真，验证以及综合工作。

职位要求：

1. 微电子等相关专业本科或本科以上学历，良好的英文读，写能力。
2. 3年以上基于Verilog 和 RTL的芯片设计经验。
3.  熟悉数字电路设计流程，能独立完成模块设计。
4. 独立完成电路仿真测试计划及代码开发。
5. 能熟练使用Verilog XL, ModelSim, NC-Verilog, and VCS 。
6. 熟悉UNIX 环境和Shell 和其它脚本语言如Perl, Tcl。
7.  会使用版本控制和bug  tracking工具
8. 低功耗电路设计设计经验
9. 具有积极主动的工作态度，具备良好的分析能力、解决问题能力、沟通能力和优秀的团队协作能力。

Job Description

A Senior Logic Design Engineer involved in the development and delivery of IC frontend behavior models, verification methodologies and memory controllers.

Desired Skills and Experience

• Extensive hands on experience on Verilog behavioral and RTL coding techniques and synthesis
• Experience in developing standard EDA views such as Verilog and Liberty
• Experience in testbench and testplan development of semiconductor memories
• Experience in working with logic simulators like Verilog XL, ModelSim, NC-Verilog, and VCS
• Strong knowledge of UNIX environment, shell scripting and scripting languages such as Perl/Tcl
• Experience in using revision control and bug tracking tools.
• Working knowledge of low power verification using CPF/UPF is a plus
• Excellent communication and problem solving skills
• Ability to work well as part of a team across different functional groups

上海优村科技有限公司是高科技创业型企业，从事新型固态硬盘等半导体存储系统和系统内存储芯片、控制芯片的研发和生产，开发各类半导体存储设备。公司主要研发和管理团队由数名从美国硅谷归国的半导体存储领域内的资深技术专家组成，在半导体存储系统架构、闪存芯片技术工艺、电路设计、性能调试、集成封装、量产测试等各个关键技术环节拥有世界一流的技术经验。公司有优良的企业文化和以人为本充满活力又富有踏实严谨的工程师作风。公司注重人才的培养与发展，真诚欢迎半导体设计开发领域内的人才加入。公司工资待遇优厚，有成熟的股权激励机制，多个岗位欢迎不同经验年资的人才申请。工作地点可选南京或上海。