上海招聘

作为睿科的高级电路设计工程师，您的主要工作职责是设计和开发数字、基于内存和混合/信号产品。您将有能力为核心研究、技术开发和项目执行做出贡献，从而产生新的或改进的产品、流程和方法。你将有机会与一个充满热情的工程团队一起工作。

    

工作职责：

    

1、常见内存块的电路设计，如Xdec、Ydec、HV电路、电荷泵、电平移位器、灵敏放大器

    

2、全芯片级电路图集成

    

3、使用数字(基于Verilog)和/或类spice模拟器(Finesim, XA)为模块级和全芯片级定义和实现验证环境

    

4、在Verilog或类似spice的环境中执行版图参数提取后的netlist级模拟

    

5、支持为模块级和全芯片级仿真生成各种测试向量

    

6、理解I/O时序定义，并对时序参数进行鲁棒性验证

    

7、对工艺角进行模拟，提出解决方案，降低灵敏度，提高性能

    

8、在原型设计阶段支持芯片调试

    

9、参与修订更改版本控制和流片

    

    

任职资格

    

1、必须有内存产品的经验，非易失性的更好

    

2、熟悉或了解常见的模拟块，如带隙、比较器、基准电流、稳压器等

    

3、eda工具，包括Cadence和/或Mentor graphics design框架、Linux/Unix平台

    

4、了解Verilog/System Verilog语言

    

5、熟练使用芯片级Spice类仿真器，如Finesim、Hsim、XA等

    

6、熟悉脚本语言优先(Tcl, Perl, Phyton)

    

7、主动性、创新性、良好的沟通能力和团队合作精神；有良好的解决问题的能力

    

    

需求

    

5年以上验证环境工作经验，MSEE优先

    

位置

    

中国上海/合肥

 合肥睿科微电子有限公司（简称“睿科”）是一家专注于开发先进新型存储器芯片和接口技术的科技创新型企业，是中美半导体技术领域碰撞与融合的产物。睿科由中国知名半导体上市企业兆易创新（股票代码603986）与美国纳斯达克上市的著名半导体存储器公司Rambus(RMBS)战略型投资牵头，经清控银杏、华山资本、中投中财、华登国际、合高投、正和岛投资等国内外知名风投机构联合出资成立。公司的核心技术团队来自于全球主要半导体公司的研发骨干，拥有国内外名校教育背景和平均超过15年的存储器设计、研发、产品经验以及产品实战经历。
睿科作为典型的中外合资企业，人才的国际化是基本特征。这里汇聚了来自于斯坦福、加州理工、伯克利学院、清华、北大、中科大、华中科技大学等国内外高等学府的尖端人才。
睿科在中国安徽、上海和美国硅谷均设有研发中心和商务运营团队，总部坐落于合肥市的创新产业园，公司崇尚以人为本、开放务实的工程师文化，技术创新氛围浓厚，具备国际化视野和集产学研一体化的经验，同时，以雄厚的资金实力作为支撑，专注于技术上的突破创新，立志研发世界一流产品。