上海招聘

职位描述

使用SystemVerilog、UVM或c++开发验证环境;

与设计工程师合作完成功能/性能测试计划。

负责测试用例的开发

在c++ /SV/UVM中实现有向和随机测试用例，以及检查器和断言

使用设计器调试测试用例

在回归中进行覆盖率分析和bug清理

任职要求：

2年或3年以上ASIC/SoC设计验证经验

了解从计划到覆盖率的复杂SoC DV流程

具有丰富的c++ /SV/verilog开发经验

较强的解决问题和沟通能力，具有团队合作精神

熟悉UVM等验证方法者优先

有DSP/CPU/内存控制器经验者优先。

熟悉Perl等脚本语言，Makefile尤佳

Job description:

l Work on the verification environment using SystemVerilog, UVM or C++;

l Cowork with architects and design engineers on the function/performance test plan.

l Responsible for test cases development

l Implement directed and random testcase in C++/SV/UVM, as well as checkers and assertions

l Debug test cases with designer

l Doing coverage analysis and bug cleanup in regression

Requirement:

l MS with 2+years or BS with 3+ years experience in ASIC/SoC design verification

l Knowledge of complex SoC DV flow from plan to coverage

l Strong C++/SV/verilog development experience

l Strong problem solving and communication skills, team player

l Good knowledge on verification methodologies like UVM is preferred

l Experience in DSP/CPU/Memory controller is a big plus.

l Familiar with scripting languages like Perl, Makefile is a plus

Sytrons是一家集研发、设计、销售为一体的集成电路发展科技公司。公司成立于2009年，坐落于我国国际商贸中心，广州。公司拥有国内外精湛的技术研发、设计团队。从10人发展至今日100多名专业技术人员，包括博士、硕士及及国内优秀集成电路工程师等。

随着公司迅速发展，现已在美国、上海设立了分部，致力于IP研发与设计、IP解决方案、客户IP/SOC芯片的定制、本公司自身SOC芯片开发及产业化； 以及人才复兴计划等业务发扬光大，开疆辟土。
短短9年时间，本公司己有长期稳定的供应商与合作客户均为世界前10名最***著名半导体设计公司如高通、博通Broadcom、AMD、GF等等, 及国内外龙头或上市半导体公司如SYNOPSYS、ADI、ALchip、国民技术等等优秀半导体公司。并且与这些供应商进行全方位合作技术包括研讨、研发与设计. 现已在上海、美国建立办事处，扩大业务规模，壮大技术团队。
目前已完成世界上最前沿的项目及工艺制层：40/28/20/16/14/10/7/5nm.？ 并且完成多个领域IP核技术和芯片及产品开发与设计如DAB、DVB-C、DVB-T、蓝牙、物联网IoT、人工智能AI等等系列IP核技术与芯片。
与此同时也取得很多技术突破，拥有多项专利和IP核技术，并获得广东省高新技术企业荣誉称号及列入国家支持企业之列。
主要商业模式：本公司采取独特的市场策略，有效组合，提升了本公司技术的竞争性, 本公司商业模式定位为以下三种方式组合：
1.提供IP核，IP核授权费(License Fee)和IP版税(Royalty)；
2.以IP及IP核心技术为基础，根据客户的需求设计与定制各类IP、SOC芯片。提供ASIC、SOC所谓Spec-in 整体设计技术与解决方案，并与客户共同开发芯片及产品。

3.根据市场导向，结合自身IP及IP核心技术，设计与研发本公司SOC芯片和产品，实现自身芯片产业化。