上海招聘

职位描述：
Design Implementation (Back End/Physical Design) Engineer / Sr. Engineer
设计实现(后端/物理实现)工程师/高级工程师

Responsibilities:
1. Responsible for SDC and UPF/CPF development and debug;
2. Focus on design floor planning, power planning, IO planning, placement & CTS and routing, handling timing and congestion issue during project implementation;
3. IP level and chip level physical verification and DFM rule checking;
4. Power analysis and IR drop/EM analysis for both static and dynamic;
5. Strong capability in timing analysis, and independently handle all timing issues from netlist/RTL to GDS process;
6. Responsible for timing signoff for all functional modes and concerns, and work closely with DFT engineer for scan modes timing closure;
7. Work closely with package team and IO team regarding IO placement to address IO ESD, SSO and chip power supplement concerns;
8. Communicate with customer as well as AE or sales.

Requirements:
1. Bachelor’s degree or above in EE;
2. Skilled in csh/perl/tcl;
3. 2+ years work experience in relevant areas is required for Senior Engineer position;
4. Good knowledge in at least one of the following disciplines: high speed chip P&R skills, advance node chip P&R, hierarchical flow or low power P&R implementation, physical layout & verification;
5. Rich experience on timing/noise violation fixing and CTS tree synthesis;
6. Good understanding about entire development flow of IC design;
7. Good understanding about FE design, process, package, testing, etc;
8. Fluent in both English and Chinese
9. Self motivated, good communication skill and team work spirit.

职位描述：
1. 负责SDC以及 UPF/CPF的开发和调试；
2. 项目实施阶段的平面布置图设计，功耗规划，IO规划，布局布线 和CTS, 解决时序和拥塞问题；
3. IP层面和芯片层面的物理验证，检查DFM规则；
4. 静态和动态功耗分析、IR压降/ EM分析；
5. 擅长时序分析，独立解决从网表/RTL到GDS开发过程中的所有时序问题；
6. 负责所有功能模式的时序签收，配合DFT工程师完成扫描模式的时序收敛；
7. 配合封装团队和IO团队妥善布局IO， 解决IO ESD、SSO和芯片供电问题；
8. 与客户，应用工程师和销售人员沟通交流相关事宜。

应聘要求：
1. 电子工程本科或以上学历；
2. 具备csh/perl/tcl脚本编写技巧；
3. 申请高级工程师职位须具备2年以上相关工作经验；
4. 下述领域中至少熟练掌握其中一项：高速芯片P&R，先进制成的芯片P&R，分层设计流程，低功耗P&R实现，物理布局及验证；
5. 善于排除时序/噪音错误、合成CTS树，经验丰富；
6. 通晓IC设计的整个开发流程；
7. 通晓前端设计，工艺，封装，测试等；
8. 中英文流利；
9. 勤奋踏实，良好的沟通能力和团队合作精神。 举报 分享

芯原股份有限公司（芯原）是一家芯片设计平台即服务（Silicon Platform as a Service，SiPaaS™）提供商，为包含移动互联设备、数据中心、物联网（IoT）、可穿戴设备、智能家居和汽车电子等多种终端市场在内的各种广泛应用提供以IP为中心的、基于平台的芯片定制服务和一站式端到端的半导体设计服务。

芯原的SiPaaS解决方案可缩短设计周期、提高产品质量和降低风险。宽泛和灵活的SiPaaS解决方案为包含新兴和成熟半导体厂商、原始设备制造商（OEMs）、原始设计制造商（ODMs），以及大型互联网平台提供商在内的各种客户类型提供极具吸引力的半导体产品替代解决方案。

芯原的芯片平台包括可授权的Vivante GPU核和视觉图像处理器，基于ZSP®（数字信号处理器核）的高清音频、高清语音平台和多频多模无线平台， Hantro高清视频平台，可穿戴设备平台，物联网（IoT）平台，面向语音、手势和触摸界面的混合信号自然用户界面（NUI）平台。芯原的一站式芯片定制服务所涵盖的内容包括：面向一系列宽泛的工艺制程节点（含28nm和22nm FD-SOI、FinFET等先进工艺节点），结合自身技术解决方案和增值的混合信号IP组合所提供的设计服务，以及为系统级芯片（SoC）和系统级封装（SiP）所提供的产品设计及工程服务。

芯原成立于2001年，总部位于中国上海。