上海招聘

职位描述：
Responsibilities
1. Prepare the DFT plan for the SoC design;
2. SCAN/MBIST/BSD insertion for Flatten/Hierarchicaldesign;
3. Pre/Post simulation for test patterns;
4. Cooperate with timing engineer for test mode timing signoff;
5. Analog IP test implementation and simulation;
6. Support ATE engineer for chip testing debug, and analyze ATE log file to locate root cause of failure;
7. Communicate with customer about test related issue;
8. Formal check of pre-test and post test RTL/netlist.

Requirements
1. Bachelor's degree or above, majorin EE, CS or relevant;
2. Above 5years work experience to the one with Bachelor's degree and above 3years with Master's degree is required for Senior Engineer position;
3. Improve low test coverage to achieve higher coverage;
4. Skilledin csh/perl/tcl scripts;
5. Basic concept of timing analysis and P&R physical implementation;
6. Fluent in both English and Chinese;
7. Good team work spirit

职位描述:
1. 准备SoC芯片的测试计划；
2. 适用于扁平化/分层设计的SCAN/ MBIST/ BSD插入；
3. 测试向量的前/后仿真；
4. 配合时序工程师完成测试模式下的时序签收；
5. 模拟IP的测试实现和仿真；
6. 配合ATE工程师完成芯片测试调试, 根据ATE日志文件分析查找错误所在；
7. 与客户沟通交流测试相关事宜；
8. 前测试和后测试RTL/网表的一致性检查。

应聘要求:
1. 电子工程、计算机或相关专业本科或以上学历；
2. 本科学历申请高级工程师职位须具备5年以上相关工作经验, 硕士学历须具备3年以上相关工作经验；
3. 能够改进低测试覆盖率，实现高覆盖率；
4. csh/perl/tcl脚本编写技巧；
5. 时序分析以及P&R物理实现的基础知识；
6. 中英文流利；
7. 良好的团队合作精神。 举报 分享

芯原股份有限公司（芯原）是一家芯片设计平台即服务（Silicon Platform as a Service，SiPaaS™）提供商，为包含移动互联设备、数据中心、物联网（IoT）、可穿戴设备、智能家居和汽车电子等多种终端市场在内的各种广泛应用提供以IP为中心的、基于平台的芯片定制服务和一站式端到端的半导体设计服务。

芯原的SiPaaS解决方案可缩短设计周期、提高产品质量和降低风险。宽泛和灵活的SiPaaS解决方案为包含新兴和成熟半导体厂商、原始设备制造商（OEMs）、原始设计制造商（ODMs），以及大型互联网平台提供商在内的各种客户类型提供极具吸引力的半导体产品替代解决方案。

芯原的芯片平台包括可授权的Vivante GPU核和视觉图像处理器，基于ZSP®（数字信号处理器核）的高清音频、高清语音平台和多频多模无线平台， Hantro高清视频平台，可穿戴设备平台，物联网（IoT）平台，面向语音、手势和触摸界面的混合信号自然用户界面（NUI）平台。芯原的一站式芯片定制服务所涵盖的内容包括：面向一系列宽泛的工艺制程节点（含28nm和22nm FD-SOI、FinFET等先进工艺节点），结合自身技术解决方案和增值的混合信号IP组合所提供的设计服务，以及为系统级芯片（SoC）和系统级封装（SiP）所提供的产品设计及工程服务。

芯原成立于2001年，总部位于中国上海。