吉安招聘

职位描述：
1.负责前端芯片的实现，包括设计、实现和执行流程，流程以RTL代码开始，以netlist打包的交付为结束，为物理设计做好准备。
2.负责ASIC设计方法和流程开发，与EDA供应商就技术进行沟通。

任职要求：
1.熟悉Verilog RTL设计，有大型数字芯片设计项目经验
2.熟悉前端EDA工具和流程(Design  compiler, PrimeTime, Conformal,Verde)
3.熟悉unix/linux及脚本(tcl、perl等)
4.良好的英语听说读写能力，有很强的任务安排意识，并能按时完成

Job  Responsibilities:
Responsible for Front-End chip implementation including design, implementation and execution of the flow that starts with RTL code and ends with the delivery of a netlist package ready for physical design.
Responsible for ASIC design methodology and flow development, interfacing with EDA vendors on   technology.

Job Requirements:   
Familiar with Verilog RTL design and has experience       of large digital ASIC project.       
Familiar with front-end EDA tools and flows (Design           compiler, PrimeTime, Conformal,Verde)       
Familiar with unix/linux and scripts (tcl, perl etc.)       
Fluent English on talking, presentation and writing         documents.        
Strong sense of task scheduling and deliver on time           as predetermined milestones committed to manager.                                       

创建于2003年的Synapse是世界上较大的芯片设计、系统设计和软件开发的设计咨询公司。 截止到2011年底,我们在全球拥有600名经验丰富的员工。公司的总部位于美国加州硅谷的圣何塞, 中国上海(中国总部), 北京, 印度班加罗尔等地设有设计和销售中心。

Synapse China(上海世谛集成电路设计有限公司) 是Synapse美国总公司全资拥有的一家子公司，于2010年3月在上海成立。到目前为止，已经成为在中国市场发展最快的一家设计服务公司。中国子公司自成立起，已经拥有了多家国际客户