资深IC验证工程师(上海)
浙江清华长三角研究院
- 公司规模:150-500人
- 公司性质:事业单位
- 公司行业:学术/科研
职位信息
- 发布日期:2013-08-05
- 工作地点:杭州
- 招聘人数:若干
- 工作经验:三年以上
- 学历要求:本科
- 职位类别:IC验证工程师
职位描述
职位职能:
资深IC验证工程师
工作地点: 上海、杭州,有时需要到USA出差
职位描述:
1. Responsibilities:
1) Working within an ASIC design team to develop reusable block-level ASIC testbenches using high-level verification language (System Verilog).
2) Develop new ASIC verification environments to support ASIC development.
3) Review RTL architectural implementation specifications.
4) Create stimulus drivers, monitors, dataflow models, test plans to verify function performance of advanced SOC ASICs.
5) Define implement code/functional coverage plans.
6) Develop testing regression methodologies for new verification flow.
7) Incorporate reusability into all aspects of the verification environment.
8) Develop/maintain/enhance environment tools/scripts/makefiles.
2. Qualification:
1) Minimum of 3 years ASIC verification experience in a product development environment with proven ASIC design verification skills
2) Experience in using event-driven simulators like VCS
3) Fluent in Verilog for design verification
4) Experience in writing testbench using System Verilog
5) Knowledge of TCP/IP networking technology
6) Experience with one or more scripting languages: Perl, TCL, Shell
7) Superior debugging skills for large ASIC designs
8) Strong English written verbal communication skills
3. Required Degree: BS
Preferred Major: Electrical Engineering or related discipline
资深IC验证工程师
工作地点: 上海、杭州,有时需要到USA出差
职位描述:
1. Responsibilities:
1) Working within an ASIC design team to develop reusable block-level ASIC testbenches using high-level verification language (System Verilog).
2) Develop new ASIC verification environments to support ASIC development.
3) Review RTL architectural implementation specifications.
4) Create stimulus drivers, monitors, dataflow models, test plans to verify function performance of advanced SOC ASICs.
5) Define implement code/functional coverage plans.
6) Develop testing regression methodologies for new verification flow.
7) Incorporate reusability into all aspects of the verification environment.
8) Develop/maintain/enhance environment tools/scripts/makefiles.
2. Qualification:
1) Minimum of 3 years ASIC verification experience in a product development environment with proven ASIC design verification skills
2) Experience in using event-driven simulators like VCS
3) Fluent in Verilog for design verification
4) Experience in writing testbench using System Verilog
5) Knowledge of TCP/IP networking technology
6) Experience with one or more scripting languages: Perl, TCL, Shell
7) Superior debugging skills for large ASIC designs
8) Strong English written verbal communication skills
3. Required Degree: BS
Preferred Major: Electrical Engineering or related discipline
公司介绍
浙江清华长三角研究院是由浙江省人民政府与清华大学本着优势互补、共同发展的精神联合组建的研究机构,为实行企业化管理的事业单位。
办院宗旨:以清华大学科技、人才为依托,立足浙江,面向长三角地区经济社会发展需求,以国务院批准实施《长江三角洲地区区域规划》为契机,大力开展科技创新、技术服务、人才培养和高新技术产业化工作,为更好地发挥清华大学服务社会职能,推动长三角地区经济社会发展方式转变,实现科学发展、和谐发展、率先发展作出积极贡献。
办院方针:坚持科技研究,坚持产业发展。
发展定位:省校合作的桥梁,人才培养的摇篮,科技创新的平台,成果转化的基地。
发展模式:“政、产、学、研、金、介、用”七位一体——北斗七星论。
院训:创新 务实 厚德 奉献。
办院宗旨:以清华大学科技、人才为依托,立足浙江,面向长三角地区经济社会发展需求,以国务院批准实施《长江三角洲地区区域规划》为契机,大力开展科技创新、技术服务、人才培养和高新技术产业化工作,为更好地发挥清华大学服务社会职能,推动长三角地区经济社会发展方式转变,实现科学发展、和谐发展、率先发展作出积极贡献。
办院方针:坚持科技研究,坚持产业发展。
发展定位:省校合作的桥梁,人才培养的摇篮,科技创新的平台,成果转化的基地。
发展模式:“政、产、学、研、金、介、用”七位一体——北斗七星论。
院训:创新 务实 厚德 奉献。
联系方式
- Email:410378268@qq.com
- 公司地址:浙江省嘉兴市南湖区亚太路705号 (邮编:314006)