杭州招聘

Mixed-signal design engineer for clock generation

1. 2~3 years of analog IC design experience on PLL and clocking system such as VCO, RCO, Charge pump and etc.
2. Familiar with device physics, process technologies and product development.
3. Familiar with EDA tools, such as MATLAB, Cadence and etc.
4. Take the responsibility of architecture and circuit design through full design flow. Measuring, debugging IP through production.
5. Mass production experience will be preferred

贵州濎通芯物联技术有限公司
贵州濎通芯物联技术有限公司成立于2018年8月；公司致力于先进通信技术研发，聚焦新世代 IoT 物联网之有线/无线通信 IC 设计，藉由紧密的客户服务，提供具市场竞争力之解决方案。

濎通科技研发团队专注研发物联网之有线/无线通信技术；主要产品为电力线通讯 (PLC)、无线通讯 (RF)、双模通讯单芯片 (Dual Mode SoC)；成功研发量产符合世界标准通过认证之 G3-PLC 与 Wi-SUN 芯片。 研发团队具有丰富的通信 IC 设计经验及类比技术能力，整合大电流电力线驱动器，具备有线/无线网格 (Mesh) 混合组网功能，同时拥有国内外关键技术与专利，并积极参与各项新规格与行业标准制定。

本公司产品可应用于电力物联网、可再生能源、智慧城市与智慧家庭等市场，包含智慧电网、四表集抄、工业节能、光伏发电、风力发电、智能充电、智能楼宇、智能家电等领域；聚焦於先进物联网通信芯片开发，提供客户最具竞争力之解决方案。
主要商品
工业物联网通信芯片设计、智慧电力物联网整体解决方案、智慧电网、智慧电表、智慧建筑工业应用、智慧家电、再生能源