合肥招聘

职责描述:
1. 独立完成 ISP模块的设计任务，包括：需求分析，架构定义，RTL 编码，模块设计，逻辑综合和时序分析；
2. 负责ISP Pipeline硬件架构设计及规划；
3. 优化ISP PPA (Power Performance and Area) ；
4. 负责数字电路设计，RTL编写，仿真验证以及综合等工作，并且完成相关文档的撰写；
5. 协助SOC工程师完成系统集成、FPGA验证、性能调试直至产品量产。


职位要求:
1. 硕士及以上学历，微电子学，电路与系统，集成电路，通信，电子工程等相关专业；
2. 四年以上数字IC设计经验；
3. 精通Verilog、SystemVerilog等语言的编程，有扎实的数字电路基础；
4. 具备图像IP设计owner经验；
5. 精通C/C++语言、shell、perl、python 等脚本语言；
6. 熟悉常用ISP算法，有算法实现的成本估算能力
7. 具备良好的英语读写能力；
8. 具有较强的学习能力、沟通能力和良好的团队合作精神。
年龄要求：
28-38岁
职能类别：
数字前端工程师
关键字：
需求分析c++编程通信shell数字电路集成电路英语读写系统集成perl

北京兆易创新科技股份有限公司（简称“兆易创新”，沪市股票代码603986沪市主板上市的存储器芯片设计公司），成立于2005年4月，是一家以中国为总部的全球化芯片设计公司。曾被授予“‘中国芯’***市场表现奖”、“重大科技成果产业化突出贡献单位”、“创新型试点企业”、“中国十强最具成长性半导体企业”、“最具潜力IC企业”等多项荣誉称号。
公司致力于各类存储器（SPI NOR FLASH？、NAND FLASHTM）、控制器（GD32TM MCU）、生物识别传感器的设计研发。现有员工800余人，研发人员比例占全员比例60%以上，85%以上研发人员来自***或***高校。我们广纳雄心勃勃的专业人员和高级人才，同时提供包括基础13薪、年终奖金、股权激励、各类补贴、七险一金（养老保险、医疗保险、工伤保险、失业保险、生育保险、商业意外保险、补充医疗保险及公积金）、年度健康体检、带薪假期（法定年假及公司福利假）、节日礼金、新生儿礼金等有竞争力的薪酬福利待遇。除此之外，公司比较注重员工自身价值的提升，为新员工配备导师，不遗余力组织各类培训项目，与员工共享公司成长硕果。

全球研发中心：美国硅谷、中国北京、合肥、西安、上海、苏州、深圳、成都
全球销售支持网络：北京、上海、深圳、合肥、西安、中国香港、中国台湾、美国、英国、韩国、日本
其他各地分支机构地址欢迎查阅公司网站