Senior Layout Engineer
芯原微电子（成都）有限公司
- 公司规模：150-500人
- 公司性质：外资(欧美)
- 公司行业：电子技术/半导体/集成电路
职位信息
- 发布日期：2014-08-19
- 工作地点：成都-高新区
- 招聘人数：若干
- 工作经验：三年以上
- 学历要求：本科
- 语言要求：英语熟练
- 职位月薪：面议
- 职位类别：版图设计工程师 集成电路IC设计/应用工程师
职位描述
工作描述：
l 根据公司工作流程独立完成混合信号/基础单元库的版图设计开发，包括整体布局，电源分配，寄生参数的抽取和物理验证等。
l 产生流片数据包。
l 负责顶层版图设计和测试芯片的开发。
l 指导初级版图工程师。
职业要求：
l 电子工程、计算机科学或物理学等相关专业本科或更高学历。
l 3年以上版图工作经验。有自动布局布线经验者优先。
l 精通ESD, ERC, DFM, IR drop, EM知识，深刻理解深亚微米工艺。
l 熟悉synopsys/cadence/Mentor工具及开发流程。擅长Perl, Tcl, Shell语言者优先。
l 积极主动，富有事业心和团队合作精神，沟通表达能力良好，英文流利。
Responsibilities:
l Follow VS design flow to develop internal Mixed-Signal IP and Foundation IP layout independently, includes floor plan, power plan, parasitic extraction, physical verifications and document release, etc.
l Generate and release tape-out kit.
l Take charge of IP top layout and layout/PR design for internal test chip.
l Mentor for juniors.
Requirements:
l BS/MS degree in EE, Physics or related majors.
l More than 3 years experiences in layout design. Experience in PR is preferred.
l Excellent knowledge on ESD, DFM, ERC, EM, IR and IC manufacturing process in deep sub-micron design.
l Experience in Synopsys/Cadence/Mentor EDA tools, skillful in scripting languages (Perl, Tcl, Shell, ) is a plus.
l Open minded, self-motivated, good communication skills and team work spirit, fluent in English.
公司介绍
芯原拥有多种芯片定制解决方案，包括高清视频、高清音频及语音、车载娱乐系统处理器、视频监控、物联网连接、数据中心等；此外，芯原还拥有5类自主可控的处理器IP，分别为图形处理器IP、神经网络处理器IP、视频处理器IP、数字信号处理器IP和图像信号处理器IP，以及1,400多个数模混合IP和射频IP。
芯原成立于2001年，总部位于中国上海，在中国和美国设有6个设计研发中心，全球共有11个销售和客户支持办事处，目前员工已超过1000人。
联系方式
- 公司地址：成都市高新区天府软件园C区10栋23层 (邮编：610041)