成都招聘

JOB DESCRIPTION:
- Build system functional model based on technical specification or product description and requirement with system verilog
- Make test plan and write testbench to verify functionality and performance of SoC.
- Develop/maintain/enhance environment tools/scripts/make files.

QUALIFICATION:
- BSEE with minimum 1-year experience in ASIC verification.
- Good knowledge on system verilog and verilog.
- Solid knowledge on AMBA2.0 and AMBA3.0- Strong skills of Verilog RTL coding and simulation
- Relevant experiences on ARM/MIPS/DMA/DDR/UART/SPI/SD/USB are plus
- Experience on SoC design is a plus.
- Hands on experience with simulation and verification tools, such as NC, Questasim/VCS.
- Proficiency in one of Specman E/Vera/SystemVerilog/SystemC verification tools.
- Strong teamwork and communication ability.

    公司位于成都市高新区益州大道中段1800号天府软件园G1号楼，办公场地近3500平方米，国家“909”工程建设项目之一，成立于2000年3月，注册资金5.27亿元。
    公司以芯片设计为主，辅以电子应用产品开发、技术服务。以“诚信、和谐、拼搏、创新”为企业理念，以“容纳百川的胸怀，坚韧不拔的意志。与人为善的品质，追求卓越的精神”为企业精神，以“聚集英才、把握市场、挑战技术、创造未来”为发展战略，以“建设国内一流集成电路设计公司、共创信息社会美好明天”为企业宗旨。
公司具备90纳米CMOS、0.18微米Bi-cmos及BCD先进制程的数字模拟混合信号设计技术，可编程逻辑器件、A/D、D/A、模拟电路及接口电路的系列产品方面在国内具有领先优势。可编程逻辑器件CPLD、FPGA硬件设计平台、可编程逻辑器件综合、映射及编程算法软件技术平台、可嵌入MCU、DSP、DLL、I/O等SOPC设计技术、△-∑、流水线、逐次逼近等A/D、D/A设计技术、PCI、VME、1394等设计技术、高频数字输出LVDS设计技术、CMOS高精度带隙基准设计技术、PWM、PFM设计技术、高可靠抗ESD、EMI、Environment设计技术、故障诊断及扫描测试技术。
国家项目：
科 技 部 ——国家863计划可编程逻辑电路核设计及编译开发
           ——集成电路设计中心(成都）
           ——国家集成电路设计成都产业化基地华微园
“十五”国家863计划成果产业化基地
信息产业部 ——电子信息产业发展基金
           ——配套产品研制
国家经贸委 ——数字宽带有线网关键ASIC研究
四　川　省 ——锂电池充放电保护电路开发与生产
成　都　市 ——种子基金项目
高　新　区 ——“科三费”项目