成都招聘

职位要求：

1.至少3年设计验证经验(Test Plan/Testbench/Assertions/Coverage…)，负责RTL级和Gate-Level级仿真。

2.熟悉ASIC/FPGA设计流程以及验证工具和环境 (UVM/OVM…)；

3.精通验证语言(Verilog，System Verilog，SVA，C/C++ etc.)；

4.具备一定的自动化脚本编写能力(TCL/Perl/Makefile/Python…）；

5.具备一定的IC验证技巧和数字电路基础知识，以及解决分析问题的能力；

6.具备熟练英文读写能力和基本听说能力；

7.具备良好自驱力、沟通能力以及团队合作精神；

8.具备常见的高速Serdes IP(USB/PCIE/MIPI/SPI…)，熟悉AMBAS总线协议，以及SoC验证经验者优先。

9. 熟悉OVM, UVM验证平台的搭建，熟悉SystemVerilog语言， tcl语言。

10. 熟悉FPGA工具，如XILINUX vivado， ISE,  ALTERA的QUARTUS工具软件。

11. 熟悉FPGA的芯片全验证分析流程，编写MCU测试和验证的testbench脚本。

12. 协助DFT的scan chain设计，corner(PVT), mode功能验证和timing时序验证分析。

13. 编写芯片验证的测试技术文档，用户操作手册。

14. 熟悉VCS工具，modelsim工具， FV验证工具软件。

15. 与Designer合作分析Code/Functional覆盖率，并完成收敛。

微信分享