成都招聘

Job Responsibilities:

1. Working on digital module design/verification/backend;

2. Responsible for RTL design & simulation, FPGA verification, backend design etc.

3. Cooperating tightly with analog group, interfacing to supporting groups such as design, layout, test, and application engineering.

Job Requirements:

1. Experience of RTL for 4 years or more

2. Familiar with ASIC design flow - front/back-end

3. Familiar with EDA tools such as VCS/Modelsim, Design Compiler, Prime Time, ICC/Encounter etc.

4. Experience on Verilog/VHDL design such as I2C, SMBUS, SPI, ARM core， digital signal processing etc.

5. Experience on FPGA verification is a plus

6. Skill in Matlab is a plus

7. Good English writing and reading ability are required

8. Creative, self-motivated, responsible, good team work spirit

矽力杰股份有限公司（股票代码：TWSE 6415）成立于2008年2月，2013年12月上市，总部位于中国杭州，目前设有包括杭州、南京、西安、上海、厦门、北京、成都、苏州、中国台湾、印度等研发中心，销售中心遍布全球，包括美国、英国、日本、韩国、大陆地区广泛分布于华南、华东、华北各地。

矽力杰一直致力于高功率密度高效率电源芯片的研发，产品广泛应用于消费电子、通讯电子类设备、计算机等领域。目前公司采用业内主流的FABLESS营运方式，通过自主设计、委托生产的方式进行产品生产，通过自有销售渠道或者代理商销售的方式进行市场推广，并为客户提供相关产品应用和设计技术服务。

公司重视专利创新，涵盖生产工艺、功率器件、电源拓补、电子电力设计、低功耗控制等各方面，目前已申请中国大陆、中国台湾、美国、欧洲、印度发明专利1238项，其中已获得授权国内外发明专利近842项 。

公司创立者和主要技术人员长期从事半导体及电力电子行业，具有优秀的行业背景和丰富的工作经验，管理团队平均行业经验超过20年。从2008年2月成立至今，公司已发展到员工1000余人，其中博士和硕士占比52%.