成都招聘

职位描述

您将在多个学科上和国际设计工程师团队合作，研究最先进的CIS工艺技术中创新的标准单元格和像素布局。 您将对复杂的标准单元进行完整的自定义布局和验证。您将负责芯片布局规划，引脚放置和管芯面积管理，像素和外围布局，垫环布局和ESD插入，全面的物理验证，流片，掩模数据验证。您将设置或帮助设置和管理布局数据库。

基本要求

1.能够理解阵列布局的特异性。了解物理因素包括设计规则检查，布局与原理图验证以及其他物理和电子设计规则将是至关重要的。

2.布局低噪音，低信号污染。

3.阅读和理解复杂设计的能力。

4.能够应对挑战，处理芯片版图的各个方面。

5.能够在团队环境中工作。

6.创造力，分析思维和解决问题的能力。

7.要求电子工程，机械工程，物理学或相关领域的学士或硕士学位。

其他要求

1.可靠的脚本/设计自动化能力，以提高生产力。

2.能够使用最先进的验证软件快速解读和修复复杂的LVS和DRC问题。

3.了解先进工艺中制造设计的布局技术。

4.CAD，工程学科或IC设计环境中的相关学位/认证；或相当的经验。5年以上的经验优先。

5.具有Cadence，Tanner Ledit，pro-engineer或其他设计环境的工作经验，并熟悉物理验证工具（例如，Assura / Calibre / Ledit设计规则检查）。

6.了解CMOS CIS工艺的物理，电气和DFM规则，例如了解横向晶体管结构和闭锁的影响。

7.了解传统和现代，精线CMOS设计规则，ESD规则，布局寄生效应的影响，制造要求和常见布局校正技术和工具。

8.具有丰富的模拟/混合信号全定制IC布局的经验，并且具有在先进CMOS技术全面定制布局的良好记录。

9.UNIX / Linux和脚本语言（例如TCL，c-shell，Perl），EDA工具/方法论的良好的工作知识，如综合，等效性检查，静态时序分析。

10.理解隔离问题和创建有效屏蔽/隔离结构的能力

11.具有芯片级组装的和芯片流片程序的经验。

杰夫微电子（四川）有限公司简介
杰夫微电子（四川）有限公司（简称GLF）于2016年在四川成都成立，是一家专注于向物联网、AI、5G等新兴领域提供超低功耗电源保护、系统保护和感知节能方案的芯片设计公司。在2016年洛杉矶APEC会上，公司在行业内首次提出未来超小型智能设备需要重点关注休眠状态下产生的漏电问题。依托独特的产品设计理念，公司为使用超小型电池的智能设备在延长电池寿命和提升待机时间方面提供系统性的解决方案。
公司团队实力
  公司目前共有员工近50人，研发团队占比40%，其中核心研发团队在半导体行业有二十年以上的工作经验，曾就职于美国国家半导体、美国仙童半导体、美国雷神半导体、韩国三星半导体等国际知名半导体公司。公司拥有多项自主开发、世界领先的专利技术，通过超高效的内核设计与定制化的工艺，可大幅降低导通电阻、静态电流与关断电流等核心参数。公司拥有完善和高质量的供应链与品质体系，为所有用户提供最可靠的供货和质量保证。2019年，公司已经完成数千万级的稳定出货。
公司产品及应用
  公司拥有五大类核心自主知识产权，共计三十余颗超低功耗电源模拟芯片，包括负载开关、电源路径转换芯片、系统保护芯片、锂电池保护芯片、系统复位及睡眠芯片等。公司产品核心参数性能位于世界先进水平，拥有领先的纳安级 (nA) 关断电流与静态电流，以及超低的导通电阻。公司产品可广泛应用于物联网、智能穿戴、智能家居、智慧城市、工业应用、汽车电子等领域。
公司将继续秉持超低功耗、差异化、系列化的产品设计理念，不断推陈出新，以先进的技术、一流的产品服务全球所有客户。