成都招聘

1. 与其他软硬件工程师团队一起规划芯片项目顶层架构，完成设计以及集成，并交付文档

2. 芯片项目系统时钟，复位，总线，低功耗等规划与设计，并交付相应文档

3. 负责IP设计，集成，降功耗, 平面布置，综合，时序收敛，并协助支持FPGA验证，功能验证以及交付相应文档

4. 协助支持芯片Bring Up，定位芯片测试中的问题等

 

任职要求：

1.电子工程等相关专业本科及以上学历，5年以上相关工作经验

2.精通Verilog语言，熟悉ASIC设计工具

3.具备一项或多项下列知识与能力

• 完整的芯片开发流程经验，从设计到产品流片到芯片调试等

• SOC芯片级或复杂子系统级设计或集成

• 基于AMBA 总线的MCU系统设计或集成

• 了解P&R以及时序收敛概念

• 时钟约束文件书写

4.有以下项目经验者优先

• 较复杂SOC芯片流片经验

• 承担过DDR/PCIE/HBM/VDEC 等IP设计或者集成工作

• 承担过较复杂系统时钟复位方案制定与设计

• 承担过AMBA总线设计与时序收敛

• 承担过SOC低功耗设计

5.熟悉Perl/Shell/Python 等常用脚本语言

6.有较强的责任心，良好的沟通能力和团队协作能力

北京奕斯伟智慧技术有限公司总部在北京，由多位行业资深的清华校友创立，基于创新架构和核心专利，专注研发前沿领域的高性能并行计算处理器和系统，加速深度学习，大数据处理和计算机视觉等应用，同时保持灵活统一的软件编程接口，支持主流深度学习框架和大数据处理平台。我们崇尚创新，鼓励团队协作，充分发挥每个人的非凡才能。作为我们充满活力的团队的一员，你将获得无与伦比的机会，开发新一代AI加速芯片和系统