成都招聘

工作地点：上海

工作经验：3年以上

最低学历：本科

工作性质：全职

根本要求：思瑞浦是正规风险投资公司投资的高端集成电路设计企业，招聘对象是具有强烈责任心和创业精神的高端人才。公司提供平台与员工一同成长。员工基本要求：正直，尽责，合作，创新。寻朝九晚五办公室工作的不要申请，过去业绩不佳者不要申请。申请者需要提供过去工作单位的相关人员的电话（Reference）以备咨询。

你非常喜爱模拟设计版图吗？你是这方面的佼佼者吗？你会自觉地追求尽善尽美的设计版图，最小的版图面积吗？如果你是，欢迎你加入我们的版图设计团队

职位描述:

Analog/mixed-signal IC layout

Work with design engineer to understand layout requirements; Complete custom layout of analog blocks; Responsible for chip-level integration and tape-out.

Perform all layout verification tasks

职位要求：

3 years Analog/Mixed-Signal Layout Experience

Min Diploma / BS or above with major in EE related field

Knowledge of UNIX (Linux) platforms and Virtuoso layout tools preferred

Possess good understanding of Calibre DRC, LVS and LPE verification flow

Must have experience in floor-planning, Analog/RF cell-, block- and chip-level layout

Should have a deep understanding of RF and analog layout requirements (shielding / matching) from device physics perspective

Experience in digital layout (P&R) is a plus

思瑞浦微电子科技（苏州）股份有限公司（英文：3PEAK INCORPORATED）聚焦高性能模拟芯片设计，历经多年的发展与积累，在信号链模拟芯片和电源管理模拟芯片领域，积累了大量技术储备，并持续开发、升级，实现模拟芯片产品大规模量产。同时公司产品被广泛应用于国内外品牌客户，涵盖信息通讯、工业控制、监控安全、医疗健康、仪器仪表和家用电器等多种应用领域。

愿景：成为受尊重的中国半导体模拟芯片行业的领行者，全球半导体行业的影响者

使命：助力全球智造，提供创新、可靠、有竞争力的集成电路产品和服务，携手客户实现梦想
科创板上市公司，股票代码：688536