北京招聘

职位描述:
1.使用大型仿真器验证平台，对ASIC设计进行原型验证, 对ASIC设计进行大规模回归测试
2.与设计工程师紧密合作，承担芯片调试工作
3.编写规范的芯片测试报告
4.编写验证，调试脚本，改进芯片测试流程，缩短芯片验证周期。

应聘人员条件
1.电子或微电子类，本科以上学历
2.熟悉ASIC设计流程，有一定的ASIC设计和验证经验
3.熟练使用Verilog/SystemVerilog等相关硬件描述语言，熟悉perl脚本, unix/linux 环境
4.优秀的独立分析处理问题能力，反应灵敏，做事效率高。
5.具有团队精神，责任感，沟通协调能力强，能承担工作压力
5.有一定的英文听说读写能力


Job Description：
1. working with large emulation system, prototyping/verifying ASIC chip design. regression test for ASIC chip design on emulators.
2. working closely with Design engineers for emulation debugging,
3. generating regular verification reports
4. develop verification/debugging scripts to improve chip verification flow and cut down the verification period.

requirements:
1. Electronic and micro electronic, bachelor degree or above
2. familiar with ASIC design flow and experienced in ASIC verification
3. Proficiency in the use of verilog/systemverilog, familiar with perl and Unix/linux platform
4. ability to analysis/resolve problem, fast reaction and highly efficient.
5. team-spirit, sense of responsibility, good communication skills, able to work under pressure
6. English language skill in writing and speaking is a plus

兆芯是成立于2013年的国资控股公司，总部位于上海张江，在北京、西安、济南等地设有子公司，拥有一大批具备硕士、博士学历的专职研发人员。兆芯同时掌握中央处理器、图形处理器、芯片组三大核心技术，具备相关IP自主设计研发的能力。

兆芯坚持自主创新与兼容主流的发展路线，凭借成熟的软硬件生态，为用户提供性能卓越、兼容性优异且安全可靠的通用处理器和芯片组等产品，推动信息产业的整体发展。

自成立以来，兆芯已成功研发并量产多款通用处理器产品，并形成“开先”、“开胜”两大系列，产品性能不断提升，达到国际主流同等水平。作为国内率先实现主频3.0GHz关键突破的国产通用处理器，兆芯开先？KX-6000系列处理器荣获“第二届集成电路产业技术创新奖”、“2019年中国IC设计成就奖”和“第二十届中国国际工业博览会金奖”，并入选“2019-2020年度上海设计100+”优秀成果。

凭借卓越的产品性能、杰出的软硬件兼容性和安全稳定等优势，兆芯与产业链生态伙伴紧密合作，构建了丰富的台式机、笔记本、一体机、云终端、服务器以及嵌入式工业主板和工业计算平台等产品，致力为信创产业、消费市场以及关键基础行业，如金融、教育、能源、交通、医疗、网络通信、工业制造等，提供高性能、高稳定、高可靠、体验优越的产品和解决方案，助力应用平滑迁移，推动产业的可持续发展。