IC 版图设计工程师
北京芯动联科微电子技术有限公司
- 公司规模:少于50人
- 公司性质:民营公司
- 公司行业:电子技术/半导体/集成电路
职位信息
- 发布日期:2013-11-16
- 工作地点:北京-海淀区
- 招聘人数:1
- 工作经验:二年以上
- 学历要求:硕士
- 职位类别:版图设计工程师
职位描述
Job Responsibilities:
·Responsible for developing and verifying complex digital designs with an emphasis on backend tasks of automated and manual placement and timing closure.
·Develop tool flows and scripts to automate the implementation of APR.
·Work with RTL designer to optimize the physical design implementation, and minimizes timing closure risks.
Requirements:
·BS in EE/CS with 4+ years of relevant experience, MS with 2+ years of relevant experience;
·Experience with several APR tools, timing tools, parasitic extraction methods, standard cell library timing models and scripting languages.
·Hands on Auto-P&R of complex SoC.
·Prior knowledge and experience of CAD tool development are required. Prior experience with Primetime and Astro would be beneficial.
·Good team player with excellent communication skill in both Chinese and English.
职位职责:
负责复杂数字设计的后端自动或手动布局和时序逼近开发验证工作。开发能自动执行APR的工具流程及脚本。优化结构设计,减少时序逼近风险。
职位要求:
·CS/EE硕士学位,2年以上相关工作经验;或CS/EE学士学位,4年以上相关工作经验;
·熟练使用APR工具,时序工具。熟悉模型抽取方法,标准单元库时序模型和脚本语言;
·熟悉复杂片上系统的自动布局布线;
·会使用CAD,能用Primetime 和 Astro者优先;
·熟练的中英文交流能力.
公司介绍
我公司致力于打造国内一流、有重大影响力和竞争力的集成电路研发和生产基地。专注于MEMS陀螺仪产品研发、以MEMS及其ASIC的设计技术为核心竞争力、以替代进口产品为主,参与国际竞争、突破西方国家技术封锁、服务于国民经济。坚持自主创新,以推动国家战略性关键新兴产业为己任。
芯动联科由海外专家技术团队营运,在已有的雄厚技术储备和产业实践基础上兼收世界领先科技。组建了一支拥有国际前沿技术、专注于MEMS产品开发的研发,生产,市场营销的精英团队。公司目前处于业务发展阶段,亟待界内优秀人才加入。
我们怀揣着共同的理想,我们勤奋守正、热爱学习,我们在一个尊重、信任的环境中成长,我们选的是人而非职位,若你与我们思想对接,欢迎你来!
联系方式
- 公司地址:地址:span北京市知春路7号致真大厦A座