北京招聘

1、精通Verilog，熟练掌握FPGA时序优化、资源优化的方法；

2、熟练使用Modelsim、Vivado、Quartus等软件；

3、熟悉DDR３、Transceiver、PCIe等高速接口；

4、具有C语言开发经验，从事过FPGA相关项目开发；

5、具有良好的协调沟通能力、团队协作能力。1

任职要求

、电子通信，计算机本科以上学历

2、熟悉Verilog/VHDL

3、熟悉C/C++语言

4、熟悉Matlab Simulink系统建模与仿真

5、熟悉Xilinx FPGA开发平台

        北京锐智集数电子有限公司2014年创建于北京中关村，是一家专注于严苛领域记录存储系统解决方案的公司。经过2年高速发展，目前人员规模已近30人，70%为研发人员，并于2016.4在上海分成立了分公司；公司致力于打造国内一流的记录存储系统产品。 我们的合作伙伴主要为中船、中电科等集团内各大研究院所。

        公司团队是一个充满激情和梦想的创业团队，为每个人提供了自由发挥能力的舞台；同时提供有竞争力的薪酬待遇，以及宽阔的职业成长空间。如果您只是仅仅寻找一份打工的职位，我们不适合你，在锐智集数公司，大家都是合作伙伴，是公司的主宰者； 如果您技术不够牛，但是有激情和学习潜力，您可以来试试！如果您技术够牛，欢迎来试试；如果您刚刚大学毕业，正在寻找合适和高速的发展平台，也欢迎您和我们联系！

        我们正在寻找的是，志同道合、热忱、敏捷、主动，并可以共同成长的伙伴们，请加入我们，和我们一起，共同打造一家优秀的高新技术企业，并分享丰硕的成果。 期待您的加入！