北京招聘

工作职责:

1.负责SRAM存储器设计，包括架构制定、电路设计、版图物理实现指导、电路功能及性能的仿真验证，配合流片后的模块测试验证；

2.负责定义SRAM芯片及IP核设计制定IP设计指标

3. 配合工艺器件完成bitcell的特性及版图物理实现；

4. 完成电路设计和规划版图设计工作，版图验证及前/后仿真验证，可靠性分析等，完成设计及仿真验证报告。

5.提供测试方案，协助完成测试流片，为客户提供应用及测试支持

任职资格:

1.微电子、集成电路设计、电子工程等相关专业，本科及以上学历；

2.？ 具有3~5年以上Sram, Standard Cell, IO等基础ip的设计开发经验，熟悉相关设计流程;

3.？ 具有良好的CMOS集成电路设计的基础知识，熟悉主流集成电路工艺，例如55nm/40nm/28nm;

4. ？ 有完成芯片设计、版图、仿真、验证、流片、测试的产品周期经验的优先；

5.？ 较强的脚本编写能力; 熟悉与sram和单元库设计相关的各种EDA工具的使用

武汉新芯集成电路制造有限公司（""XMC""），于2006年在武汉成立，是一家先进的集成电路研发与制造企业。武汉新芯专注于先进特色工艺开发，重点发展三维集成技术3DLink、特色存储工艺和数模混合工艺平台，致力于为全球客户提供高品质的创新产品及技术服务。
武汉新芯拥有2座12寸晶圆厂，每座晶圆厂产能可达3万片+/月。
武汉新芯在12寸NOR Flash领域已经积累了十多年的研发和大规模生产制造经验，是中国乃至世界先进的特色存储工艺制造商之一。武汉新芯于2019年推出了业界极具竞争力的50nm Floating Gate NOR Flash工艺平台。武汉新芯同步推出自有品牌SPI NOR Flash产品，致力于为代工客户与终端客户提供高性价比的客制化产品与解决方案。
    武汉新芯3DLink？是业界先进的半导体三维集成技术平台，可利用纳米级互连技术将多片晶圆或晶圆与芯片在垂直方向直接连接在一起。该平台包括两片晶圆堆叠技术S-stacking？、多片晶圆堆叠技术M-stacking？和异质集成技术Hi-stacking？等技术类别。武汉新芯3DLink？技术能明显减小芯片面积，实现更短的连接距离，同时可提升连接速度和通道数目，带来高带宽、低延时和低功耗等优势，为传感器、存算一体、高速运算和高带宽存储器等芯片系统提供强大的全套解决方案。
武汉新芯数模混合工艺平台能实现混合信号、射频、嵌入式闪存等灵活的器件组合，可在逻辑、射频、电源、MCU和Pixel(CIS, ToF) 等应用方面为客户提供极具灵活性和成本效益的解决方案。
武汉新芯一直严格遵守质量管控和环境、安全、健康管理体系，并获得汽车行业质量管理体系IATF16949、质量管理体系ISO9001、职业健康安全管理体系ISO45001、环境管理体系ISO14001、有害物质过程管理体系QC080000、索尼绿色伙伴认证SS-00259等国际体系认证。
武汉新芯将整合产业链合作伙伴的资源，并充分利用自身优势，努力为其全球客户提供高性能、高可靠性、低功耗、高性价比的产品和解决方案。