ASIC Design Engineer (数字IC设计工程师)
上海兆芯集成电路有限公司
- 公司规模:500-1000人
- 公司性质:合资(非欧美)
- 公司行业:计算机服务(系统、数据服务、维修)
职位信息
- 发布日期:2019-10-17
- 工作地点:上海-浦东新区
- 招聘人数:若干人
- 工作经验:无工作经验
- 学历要求:招若干人
- 语言要求:不限
- 职位月薪:1.5-2万/月
- 职位类别:硬件工程师
职位描述
工作职责:
1. Develop advanced Computer Graphics Processor;
2. Perform RTL design, IP verification ( include digital simulation, emulation , FPAG prototype), timing analysis, formal verification;
3. SOC architecture and SOC integrate;
4. DC/PT flow;
5. DFT test;
6. verification methodology , OVM/VMM testbench build up.
任职资格:
1. MS or equivalent. Familiar with principle of Logic Design. Knowledgeable about Computer Architecture;
2. Familiar with IC Design flow:
1) well versed in RTL coding, in either Verilog or VHDL, system verilog,
2) familiar with perl , tcl, csh and so on,
3) Familiar with tools for Synthesis, Timing Analysis, and Formal Verification, such as Design Compiler, Primetime, and Formality.
3. Good communication skills;
4. Must be a team player;
5. Good reading/writing skills in English.
职能类别:硬件工程师
公司介绍
兆芯坚持自主创新与兼容主流的发展路线,凭借成熟的软硬件生态,为用户提供性能卓越、兼容性优异且安全可靠的通用处理器和芯片组等产品,推动信息产业的整体发展。
自成立以来,兆芯已成功研发并量产多款通用处理器产品,并形成“开先”、“开胜”两大系列,产品性能不断提升,达到国际主流同等水平。作为国内率先实现主频3.0GHz关键突破的国产通用处理器,兆芯开先?KX-6000系列处理器荣获“第二届集成电路产业技术创新奖”、“2019年中国IC设计成就奖”和“第二十届中国国际工业博览会金奖”,并入选“2019-2020年度上海设计100+”优秀成果。
凭借卓越的产品性能、杰出的软硬件兼容性和安全稳定等优势,兆芯与产业链生态伙伴紧密合作,构建了丰富的台式机、笔记本、一体机、云终端、服务器以及嵌入式工业主板和工业计算平台等产品,致力为信创产业、消费市场以及关键基础行业,如金融、教育、能源、交通、医疗、网络通信、工业制造等,提供高性能、高稳定、高可靠、体验优越的产品和解决方案,助力应用平滑迁移,推动产业的可持续发展。
联系方式
- 公司地址:上海市浦东新区金科路2860号