北京招聘

岗位职责：
1. Gate level- synthesis / logic equivalency checking / timing optimization / layout, for high speed logic designs using standard cell libraries in the most recent technology nodes
2. Floor planning / placement and routing
3. Design constraint optimization
4. Clock tree synthesis, useful clock skew insertion, clock uncertainty & critical paths specification
5. Fluency in Cadence Encounter Tools environment
6. Power domain partitioning, power grid layout & dynamic voltage drop / decap analysis
7. Perform SI / crosstalk analysis with regard to timing impact
8. Perform both static and dynamic IR drop analysis with regard to timing impact
9. Run test vectors / simulations to exercise timing critical segments of the design
10. Integration of hard and soft IP macros / blocks into SoC
11. ECO generation
12. LVS / DRC / physical design signoff
13. Support device GDSII database delivery and checking at major ASIC foundries

任职要求：
Strong self motivation, works and communicates well in a team environment.

华夏芯（北京）通用处理器技术有限公司，是中国目前***从事嵌入式异构处理器设计的集成电路企业，专注于完全自主知识产权的CPU、DSP和GPU等IP核以及SOC芯片产品的开发和销售，拥有多项基础核心专利。华夏芯由相关国家集成电路产业基金、投资人及团队共同出资设立，总部落户于北京集成电路基地--北京经济技术开发区，在美国、北京和上海设有研发中心。
目前的核心团队成员包括国内知名院士（顾问）、国家***3名、来自于IBM、Lucent等国际知名企业的科学家和技术专家。团队所开发产品曾入选全球五大最有创意的移动处理器芯片之一。华夏芯（北京）通用处理器技术有限公司正在开发的产品主要面向移动计算、智能终端和工业应用市场，正在努力通过核心的技术和卓越的性价比，成为国内完全自主知识产权嵌入式处理器领域的一流设计企业。