数字IC设计高级工程师
中科芯时代科技有限公司
- 公司规模:少于50人
- 公司性质:合资
- 公司行业:电子技术/半导体/集成电路
职位信息
- 发布日期:2017-11-14
- 工作地点:北京-朝阳区
- 工作经验:5-7年经验
- 学历要求:硕士
- 职位月薪:2-3万/月
- 职位类别:集成电路IC设计/应用工程师
职位描述
职位描述:
岗位职责:
1、顶层及模块级Verilog的逻辑设计与实现,芯片集成;
2、编写测试向量对模块进行仿真验证;设计综合、时序分析、DFT和ATPG测试;
3、搭建FPGA测试平台进行芯片级测试验证;
4、辅助全芯片系统设计、混合仿真;
5、与后端工程师紧密合作,实现芯流片输出;
6、协助测试工程师完成芯片测试和验证工作;
任职要求:
1、电子、通信、微电子工程和计算机科学硕士或以上学历;
2、根据产品规范负责体系结构、IC架构定义、模块结构并编写design spec和test plan;
3、至少2年以上基于高级语言的数字设计经验(最好是verilog),熟悉ASIC设计流程,包括编码、模拟、验证、合成、DFT和STA;
4、熟悉EDA工具,如Cadence或Synopsys全流程工具,如仿真VCS、综合DC和PT等;
5、具有专业的验证工具如SystemVerilog VMM/OVM/UVM验证经验,或系统的C / test builder等,熟悉Perl,shell编程者优先;
6、良好的沟通和解决问题的能力;
岗位职责:
1、顶层及模块级Verilog的逻辑设计与实现,芯片集成;
2、编写测试向量对模块进行仿真验证;设计综合、时序分析、DFT和ATPG测试;
3、搭建FPGA测试平台进行芯片级测试验证;
4、辅助全芯片系统设计、混合仿真;
5、与后端工程师紧密合作,实现芯流片输出;
6、协助测试工程师完成芯片测试和验证工作;
任职要求:
1、电子、通信、微电子工程和计算机科学硕士或以上学历;
2、根据产品规范负责体系结构、IC架构定义、模块结构并编写design spec和test plan;
3、至少2年以上基于高级语言的数字设计经验(最好是verilog),熟悉ASIC设计流程,包括编码、模拟、验证、合成、DFT和STA;
4、熟悉EDA工具,如Cadence或Synopsys全流程工具,如仿真VCS、综合DC和PT等;
5、具有专业的验证工具如SystemVerilog VMM/OVM/UVM验证经验,或系统的C / test builder等,熟悉Perl,shell编程者优先;
6、良好的沟通和解决问题的能力;
职能类别: 集成电路IC设计/应用工程师
公司介绍
中科芯时代科技有限公司成立于2017年4月,是由中科院微电子所和北京鑫合瑞华管理咨询有限公司成立的高科技公司,公司致力于汽车电子领域的关键芯片国产化,开发高性能、高品质的国内首款车规级电池管理系统芯片。未来,公司还将针对新能源汽车其它核心芯片进行研发,逐步形成芯片整体解决方案,并开发配套软件,提供BMS整体系统解决方案,建立软硬件协同的研发环境,进行模块、系统级产品开发。公司已经与意法半导体达成长期战略伙伴关系,共同开发车规级芯片。
联系方式
- Email:epoch@zkepoch.com
- 公司地址:地址:span奥林匹克森林公园南园北门