北京招聘

职位职责：
独立地对ASIC 或 FPGA的优化硬件可重用HDL模型进行描述，设计，执行，并验证
职位要求：
·硕士学历，有2年逻辑设计项目经验；
·Verilog/VHDL，熟练使用逻辑综合，仿真和验证工具，如DC, Modelsim/VCS.
符合以下条件者优先考虑：
·较好的脚本语言编程能力，如TCL, perl.；
·能够熟练使用PrimeTime 做静态时序分析，精通Shell脚本，Python，Perl.
Job Title: IC Front-end Design Engineer IC前端设计工程师
Job Responsibilities:
Independently design, verify re-usable HDL modules optimized for structured ASIC or FPGA device architectures.
Requirements:
·M.S. with 1 years’ project experience in logic design.
·Good knowledge on Verilog/VHDL.
·Familiar with logic synthesis, simulation and verification tools, such as DC, Modelsim/VCS.
·Good programming skills in script language, such as TCL, perl.
·Good documentation and communication skill, in both Chinese and English
Preferences:
·Familiar with Static Timing Analysis using PrimeTime.
·Skillful in shell scripts, Python, and/or Perl.

京微雅格(北京)科技有限公司（Capital Microelectronics Co. Ltd.）是在北京经济技术开发区管委会的大力支持下，由北京亦庄国际投资发展有限公司与雅格罗技（北京）科技有限公司共同投资设立，旨在将公司打造成为国内第一家也是目前唯一一家提供全套自主知识产权FPGA的厂家。

京微雅格作为可配置应用（CAP, Configurable Application Platform）技术的首创者和领导者，致力于为系统制造商提供高集成度、高灵活性、高性价比的可编程逻辑器件、可重构微处理器及相关EDA软件设计工具。目前，片上可配置应用平台CAP分为两个产品线：Agate（嵌入式控制）及CSwitch（电信通讯），并研发出了具备行业竞争优势（高性价比）的独特产品。到目前为止，公司共有Angelo、Astro系列等六款产品面向市场销售，已通过客户试用检验，完成Design-win，形成量产。

京微雅格坚持以自主创新为引领，深入推进原始创新、集成创新和引进消化吸收再创新，以推动国内IC产业发展为己任，填补了我国集成电路产业的空白，成为“中国芯”长征路上的又一个里程碑。

京微雅格植根中国，面向世界，形成以北京为公司总部，并分别在上海和美国硅谷设立了研发及销售中心的分散型网络体系。公司在全球范围内引进FPGA领域内高端人才，同时也培养了首批研发可编程技术的本土人才，其中不乏来自毕业于清华大学、北京大学、北航、北邮的优秀人才。为了实现公司的战略计划，公司迫切需要拥有各类技术的优秀工程师加盟。